PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-068670

(43) Date of publication of application: 16.03.2001

(51)Int.CI.

H01L 29/78 H01L 21/28

(21)Application number: 11-243446

(71)Applicant : NEC CORP

(22)Date of filing:


30.08.1999


(72)Inventor: NIIMURA TOSHIKI


(54) FABRICATION OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a method for fabricating a semiconductor device in which a polycide electrode having low layer resistance, high layer resistance stability and stabilized profile can be formed. SOLUTION: The method for fabricating a semiconductor device comprises a step for forming a polysilicon film 36 containing impurities on a semiconductor substrate 30 through a gate insulation film 34 when the gate electrode of a MOSFET is formed, a step for forming an amorphous titanium silicide film 38 having composition ratio of Ti and Si in the range of 1:2.3 to 1:2.5 on the polysilicon film by sputtering, a step for crystallizing the amorphous titanium silicide film by heat treatment, a step for patterning a multilayer film of the titanium silicide film and the polysilicon film according to the profile of a gate electrode, and a step for forming a thin film of SiO2 on the substrate surface and the side face of the multilayer film forming the gate electrode by subjecting the substrate on which the gate electrode is formed to quick thermal oxidation.







LEGAL STATUS

[Date of request for examination]

10.07.2000

[Date of sending the examiner's decision of

12.12.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

BEST AVAILABLE COPY

Searching PAJ 페이지 2 / 2

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 公開特許公報(A)

(11)特許出版公開番号 特別2001-68670

(P2001-68670A)

(43)公開日 平成13年3月16日(2001.3.16)

(51) InLCL'

識別記号

F 1

テーマコート(参考)

HO1L 29/78

21/28

301

H01L 29/78

301G 4M104

21/28

301T 5F040

審査請求 有 請求項の数6 OL (全8 頁)

(21)出願番号

特願平11-243446

(22) (1))(4)

平成11年8月30日(1999.8.30)

(71)出題人 000004237

日本電気株式会社

東京都港区艺元丁目7番1号

(72) 発明者 新村 伎樹

来京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 10009623]

弁理士 郡原 清

Fターム(参考) 4M104 AAO1 BB01 BB25 CC01 D037

0D68 GC14


5F040 DCD1 EC01 EC07 EC13 EK05

FC21

(54) 【発明の名称】 **半導体装御の製造方法** (57) 【要約】

【課題】 層抵抗が低く、しかも層抵抗安定性が高く、 かつ形状的に安定したポリサイド電極を形成できるよう にした、半導体装置の製造方法を提供する。

「解決手段」 本方法は、MOSFETのゲート電極を 形成するに当たり、ゲート発展34を介して半導体を 板30上に、不純物を含有させたポリシリコン映36を 成映する工程と、ポリシリコン联上に、スパッタ法によりTiとSi=1:2.5i=1:2.3以下の非晶質チタンシリサイド映38を成映する工程とと、非晶質チタンサイド映38を成けする工程とと、非晶質チタンサイド映2時を施して結晶化立つ映からなる経層映をパターニングして、ゲート電極を形成した基板に加工する外段にして、グート電極を形成した基板による移程にの創画にして、全板面及びゲート電極を形成する入程との自動に SiO2意味を生成する工程とを備える。



[特許請求の範囲]

【請求項 1】 MOSFETのゲート電径を形成するに 当たり、

ゲート経縁膜を介して半導体基板上に、不純物を含有さ せたポリシリコン膜を成膜する工程と、

ポリシリコン関上に、スパッタ法によりTiとSiとの 組成比率がTi:Si=1:2.3以上Ti:Si= 1:2.5以下の非品質チタンシリサイド膜を成膜する

非晶質チタンシリサイド膜に無処理を施して結晶化させ る結晶化工程と、

チタンシリサイド限とポリシリコン関からなる秩層限を パターニングして、ゲート電極の形状に加工するパター ニング工程と、

ゲート電極を形成した基板に急速熱酸化処理を施して、 ゲート電極を形成する秩層膜の側面及び基板面にSiO 2 薄膜を生成する急速熱酸化処理工程とを備えることを 特徴とする半導体装置の製造方法。

【請求項 2】 非晶質チタンシリサイド膜を成膜した 後、チタンシリサイド膜上に変化シリコン膜を成膜し、 次いで結晶化工程の後、パターニング工程の前に、変化 シリコン膜をパターニングしてゲート電極形成領域を覆 うマスクを形成する工程を有することを特徴とする詩求 項(1に記載の半導体装置の製造方法。

【請求項 3】 MOSFETのゲート電極を形成するに

ゲート絶縁膜を介して半導体基板上に、不純物を含有さ せたポリシリコン陕を成映する工程と、

400℃以上の基板温度で、ポリシリコン膜上に、スパ ッタ法によりTiとSiとの組成比率がTi:Si= 1:2.3以上Ti:Si=1:2.5以下の結晶化さ れたチタンシリサイド膜を成膜する工程と、

チタンシリサイド映とポリシリコン映からなる秩屋映を パターニングして、ゲート電極の形状に加工するパター ング工程と、

ゲート電極を形成した基板に急速熱酸化処理を施して、 ゲート電極を形成する積層膜の側面及び基版面にSiO 2 薄膜を生成する急速熱酸化処理工程とを備えることを 特徴とする半導体装置の製造方法。

【詩求項 4】 結晶化されたチタンシリサイド膜を成膜 した後、パターニング工程の前に、チタンシリサイド膜 上に空化シリコン膜を成膜し、続いて空化シリコン膜を パターニングしてゲート電極形成領域を覆うマスクを形 成する工程を有することを特徴とする請求項 3に記載の 半導体装置の製造方法。

【請求項 5】 急速熱酸化処理工程では、950℃以上 1050℃以下の温度の酸素雰囲気中に30秒以上90 秋以下の時間、基板を保持し、限厚4mm以上8mm以 下のSiO2 薄膜を生成することを特徴とする請求項 1 から 4のうちのいずれか 1項 に記載の半導体装置の製造 方法。

【請求項 6】 急速熱酸化処理工程の後に、ゲート電極 の側壁に沿って変化シリコン限からなるサイドウォール を形成する工程を備えていることを特徴とする諸求項 1 から5のうちのいずれか1項 に記載の半導体装置の製造

[発明の詳細な説明]

[0001]

【発明の属する技術分野】本発明は、半導体装置の転售 方法、更に詳細には、ポリサイド・ゲート電径を形成す るに当たり、層抵抗が低く、しかも層抵抗安定性が高 く、かつ形状的に安定したポリサイド・ゲート電極を形 成できるようにした、半導体装置の製造方法を提供する に関するものである。

[0002] [従来の技術] ポリシリコン層と、その上に成映された チタンシリサイド層との2層構造のゲート電極、所需チタンポリサイド・ゲート電極は、近年、低極抗のゲート電極として多用されている。ここで、図4及び図5を参 照して、ポリサイド・ゲート電極の従来の形成方法を設 明する。 図4 (e) から (c) 及び図5は、それぞれ 従来の方法に従って、ポリサイド・ ゲート電優を形成す る際の工程毎の基板断面図である。 先ず、図4(e)に示すように、シリコン基板10 にシャロー・トレンチ・ アイソレーション (Shallow Trench Isolation, ST 1)、すなわち朱子分離第12による朱子分離を行い **素子形成領域にゲート酸化膜1 4を成膜し、更に、ゲー** ト酸化膜14上にポリシリコン膜16を成膜する。 続い て、図4(b)に示すように、ポリシリコン層16上に スパッタ法によりTiとSiと の組成比率がTi:Si = 1:2のTiSi2 膜18を成膜し、続いてSiN膜 20を成膜する。次いで、図4 (c)に示すように、S i N棋 2 D をパターニングして、 ゲート電極を覆う開口 パターンを有するエッチングマスク22を形成する。 【0003】 続いて、図5に示すように、エッチングマスク22を用いて、TiSi2 膜18、ポリシリコン層 1 6及びゲート酸化膜1 4をエッチングして、ゲート酸 化棋 1 4上でエッチングマスク 22の下にTiSi2 棋 18及びポリシリコン層16の2層積層膜からなるゲー ト乗棒を形成する。

[0004]

【発明が解決しようとする課題】 と ころで、上述のチタ ンポリサイド電極の形成方法で は、 SiN膜をマスクに して、TiSi2 膜、ポリシリ コン膜及びゲート酸化膜 をエッチングして、ゲート電極 の形状にパターニングし た際、シリコン基板上にダメー ジ層 が発生するという間 題があった。そこで、本発明者は、RTO (Rapid Ther mal Oxidization 、急速無酸化処理)を施して、上述の パターニング工程で生じたシリ コン基板のダメージ層を 酸化して、残留させても影響が殆どない秩厚の薄いSi

O2 既に転化させることによりダメージ層を回復することを考えた。特に、空化シリコン膜でゲート電極にサイドウォールを形成する際には、基板面にSiO2 膜が存在すると、トランジスタのホットキャリア耐性劣化が防止されるため好ましい。

【0005】しかし、チタンボリサイド構造のゲート電極を有する基板にRTO(Rapid Thermal Oxidization、急速熱酸化処理)を施すことは技術的に難しいと報告されている。例えば、IEEEの1998年の報文、IEDM98の389頁から392頁にその旨の記載がある。現に、本発明者が、ランプアニーラを使って、温度1000での酸素雰囲気・中で60秒のRTO処理を施して、図6に示すように、上述のパターニング工を施して、といりコン基板10のダメージを配けして、独立のグメージが異を酸化して、経度の酸化膜であって、拡散層形成のためのイオン注入の際の保護膜としても機能する。

【0005】しかし、報告にある通り、チタンポリサイド構造のゲート電極を有する基板にRTO処理を施がれたは技術的に難しく、ゲート電極の経層構造に限制がれが生じたり、ゲート電極の経知構造が、図7に示することが多か。この結果、ゲート電極の層抵抗が上昇し、また、層抵抗安定性が低いという問題があった。これでは、電極抵抗を低下させるために、ゲート電極をポリサイド化している意識無くなる。また、以上の例では、ゲート電極を例にしてチタンポリサイド層の問題を説明したが、これはゲート電極によりサイド層の問題を説明したが、これはゲート電極によりサイド層の問題を説明したが、これはゲート電極によりサイド層の問題を説明したが、これはゲート電極によりサイド層の問題を説明したが、これはゲート電極によりサイド層の問題を説明したが、これはゲート電極によりまである。

【0007】そこで、本発明の目的は、ポリサイド・ゲート電極を形成するに当たり、層抵抗が低く、しかも層抵抗安定性が高く、かつ形状的及び積層構造的に安定したポリサイド・ゲート電極を形成できるようにした、半 学体装置の製造方法を提供することである。

[8000]

【0009】図8は、RTの処理を施したシリコン週割チタンシリサイド限の表面近傍の元素組成のデブスプロファイルである。 横軸は、試料をスパッタエッチングした経過時間を示し、試料表面からの深さに対応する。例えばスパッタエッチング時間10分が、表面から深さ約20nmの位置に対応する。尚、横軸に直接深さりのないのは、スパッタエッチングの速度が試料の組み、結晶構造等によって変化するので、深さに近子取り成、結晶構造等によって変化する。で、深さに近子取り成立をはいから図8では要米はノイズであり、従って図示の室素は全深さにわたり現実には検出されていないとすべきである。

【0010】図8から判る通り、約40Aの深さに対応する、スパッタエッチング時間が2分程度では、T・以前をので少量しが検出されていない。その代わりに、シリコンと設案とがほぼらi:02 次にすないのでは、T・以前をSi02 次に存在している。RTの処理により、シリコン週割をタンシリサイド限の表面はSi02 次に対応する、スコンタエッチング時間が6分以降では、チタンとがTi:Si=1:2以上の割合で検出さ過剰シンとがTi:Si=1:2以上の割合で検出さ過剰シンとがTi:Si=1:2以上の割合で検出さ過剰シンとがTiが酸化されている。までも確認している。

【〇〇11】上記目的を達成するために、上述の知見に 基づいて、本発明に係る半導体・装置の製造方法(以下、 第1の発明方法と言う)は、MOSFETのゲート電優 を形成するに当たり、ゲート絶縁膜を介して半導体基板 上に、不純物を含有させたポリ シリコン膜を成膜する工 程と、ポリシリコン膜上に、スパッタ法によりTiとS i との組成比率がTi:Si= 1:2.3以上Ti:S i = 1:2. 5以下の非晶質チタンシリサイド膜を成膜 する工程と、非晶質チタンシリ サイド 膜に熱処理を施し て結晶化させる結晶化工程と、 チタンシリサイド膜とポ リシリコン膜からなる秩屋膜をパターニングして、ゲー ト電極の形状に加工するパター ニング工程と、ゲート電 極を形成した基板に急速熱酸化処理を施して、ゲート電 極を形成する秩層膜の側面及び基板面にSiO2 薄膜を 生成する急速熱酸化処理工程と を備えることを特徴とし ている。

【0012】第1の発明方法で、結晶化工程の後、パターニング工程を実施しているのは、非晶質チタンシリサイド限が結晶する際に結晶粒径 やシリコン析出分布がマスクのパターン幅に依存して、ゲート電極の抵抗がはらっくのを回避するためであり、また膜安定性を結合させるためである。第1の発明方法の好通な実施を結ぜでは、パターニング工程のマスクとして安化シリコン解からなるマスクを使用する。その際には、非晶質チタンシリサイド膜を成膜した後、チタンシリサイド膜上に変化シリ

コン膜を成膜し、次いで \$吉品化工程の後、パターニング 工程の前に、変化シリコ ン膜をパターニング してゲート 電極形成領域を覆うマスクを形成する工程を有する。 【0013】本発明方法 では、必ずしも、非品質チタン シリサイド限を成膜する。必要もなく、基板温度を高くし て、結晶化されたチタン シリサイド限を成膜 しても良 い。その際には、本発明 | 二係る半導体装置の製造方法 (以下、第2の発明方法 と言う) は、MOSFETのゲ - ト竜権を形成するに当ったり、ゲート発録膜を介して半 導体基板上に、不純物を含有させたポリシリコン膜を成 腴する工程と、400℃以上の基板温度で、 ポリシリコ ン肤上に、スパッタ法に。よりTiとSiとの組成比率が Ti:Si=1:2. 3以上Ti:Si=1:2. 5以 下の結晶化されたチタン シリサイド膜を成膜する工程 と、チタンシリサイド膜 とポリシリコン膜からなる核層 **膜をパターニングして、 ゲート電極の形状に加工するパ** ターニング工程と、ゲー ト電極を形成した挙板に急運熱 酸化処理を施して、ゲー ト電極を形成する経層膜の側面 及び基板面にSiO2 海 膜を生成する急速熱酸化処理工 程とを備えることを特徴 としている。

【0014】第2の発明 方法の好適な実施態様では、パターニング工程のマスク として変化シリコン膜からなるマスクを使用する。その野には、結晶化されたチタンシリサイド膜を成膜した後、パターニング工程の前に、安シシリサイド膜上に変化シリコン膜を成膜し、続いて変化シリコン膜をパターニングしてゲート電極形成領域を覆うマスクを形成する工程を有する。

【0015】第1及び第 2の発明方法の急速熱酸化処理工程では、好適には、9 50℃以上1050℃以下の温度の酸素雰囲気中に30秒以上90秒以下の時間、基板を保持し、膜厚4nm以上8nm以下のsiO2 海膜を生成する。 更に、急速熱酸化処理工程の後に、ゲート電極の側壁に沿って変化シリコン膜からなるサイドウォールを形成する工程を備えている。

【0016】第1及び第2の発明方法では、チタンシリサイド映中の余剰シリコンがゲート電極の側表面で酸化されてSiO2 限となるので、チタンシリサイド映中のTiが酸化されるようなことが生じない。よって、既剥がれ、居抵抗の上昇等が生じることがなく、かつチタンシリサイド映の側面の平坦性が向上し、居抵抗がをより、を依面にSiO2 強限を成限することによる。また、基板面にSiO2 強限を成限することによるサイドウォールの形成が容易になる。

[0017]

「発明の実施の形態」以下に、添付図面を参照し、実施 形態例を挙げて本発明の実施の形態を具体的かつ詳細に 説明する。

実施形態例 1

本実施形態例は、第1の発明に係る半導体装置の製造方法の実施形態の一例であって、図1(e)から(c)及

び図2 (d) から (1) は、それぞれ、本実施形態例の 半進体装置の製造方法に従ってゲート電極を形成した際 の各工程毎の基板断面図である。また、図3はチタンシ リサイド限のスパッタ装置の構成を示す断面図である。 本実施形態例では、先ず、シリコン基板30に素子分離 溝32をST I技術により形成し、次いで熱酸化炉を使 って、温度850℃の酸素ガス雰囲気中で熱酸化処理を 施して、図 1 (a) に示すように、 素子形成領域のシリ コン基板30上に秩序5 n mの S i O2 膜をゲート酸化 膜34として成膜する。 更に、 低圧 CV D法により、 S i O2 膜34上に膜厚50 nm のポリシリコン膜35を 成膜する。次いで、不純物、例えばリン (P) をドーピ ングする。不純物として、例えばりン(P)をトーーピン グする際には、例えばリン (P) のイオン注入、POC 13 ガスによるリン拡散、更にはポリシリコン膜36の 成膜時に成膜チャンパ内にPH3 ガスを供給し、ポリシ リコン膜36の成膜と同時にドー ピングしても良い 【〇〇18】次に、チタンシリサイド限の成膜工程に移 行する。後述するスパッタ装置 50を使って、図1

(b) に示すように、TiとSiとの組成比がTi:Si=1:2、4の合金をスパッタターゲットとして、膜厚100mmのシリコン過剰チタンシリサイド膜38をポリシリコン膜36上に堆積させる。 萎板上にスパッタ されるチタンシリサイド膜38の組成は、スパッタターゲットの組成とほぼ等しく、TiSi24の組成とな

【0019】 チタンシリサイド 膜の成膜工程で使用するスパッタ装置50は、図3に示すように、下部に基板ホルダ52を、上部の開口部にターゲットホルダとしてバッキングブレート54とを有するスパッタチャンバ56を備えている。 基板ホルダ52は、その上に、チタンシリサイド膜を堆積させるウエハwを載したで、チタンシリサイド膜を堆積させるウエハwを載してものパッキングプレート54は、中央にターゲットで、チタン・オングプレート54は、中央にターゲットン・ルド55の別には防・キン・ルド55の別とは下ちの側壁にスパッタ粒子が飛散しないようになっている。

【0020】バッキングブレート54は、経縁体60によりスパッタチャンパ56から 電気的に発験され、上方にマグネット62を備えている。更に、マスフローコントローラ64を有し、スパッタチャンパ56にスパッタチャンパ56の底部には、スパッタチャンパ56内を排気する排気口68が設けてあって、其空吸引装置(図示せず)に接続されている。更に、スパッタ装置50は、パッキングブレート54とスパッタチャンパ56との間に電圧を印加するスパッタ電源70を備える。

【0021】スパッタ時にスパッタチャンパ56に酸素が存在すると、スパッタにより 成膜 した堆積膜に好ましくない影響を与えるために、スパッタ装置50を運転し

ていない時には、スパッタチャンパ56内を不活性ガスで満たし、1×10-7forr以下の圧力に保持する。スパッタ時には、スパッタガスにアルゴン(Ar)を用い、Arガスの圧力を約1、1Peとし、電源の出力を5K小に設定し、電圧を印加してスパッタチャンパ56内にグロー放電を誘起させる。

【0022】次いで、成映したアモルファス・チタンシリサイド限38に温度850℃、熱処理時間10秒のRTA (Rapid Thermal Annealing、急速熱処理)を変素雰囲気中で施して、結晶化する。結晶化は、チタンシリサイド限の限安定化のためであるが、パターニングした後で結晶化すると、結晶化の限の結晶粒径にパターン個依存性が生じるからである。

【0023】次に、図1 (6)に示すように、ブラズマ

CV D 法又は低圧 CV D 法により限厚 100 nmの Si N限 40をチタンシリサイド限 38上に成膜する。 続いて、フォトリソグラフィ及びC F 系のエッチングガスを用いた異方性エッチングによって、図 1 (c)に示すように、Si N限 40をパターニングし、ゲート電極を覆うパターンを有するマスク 42を形成する。
[024] 次いて、マスク42を使って、以下の第1

【0024】 次いで、マスク42を使って、以下の第1 エッチング条件又は第2エッチング条件下で、チタンシ リサイド限38、ポリシリコン限36、及びゲート酸化 限34を実方性ドライエッチング法によりエッチングし て、図2(d)に示すように、ゲート酸化限34上にポ リシリコン限36とチタンシリサイド限38との2層後 層限からなるゲート電極の形状にバターニングする。

第 1 エッチング条件

スパッタチャンパ圧力: 50mTorr

ガス流量 : HBr/100sccm 02/3sccm

プラズマパワー : 30 D W ⇒板温度 : 40℃

第 2エッチング条件

スパッタチャンパ圧力:3 0 mTorr

ガス流量 : HBr/100sccm O2/1sccm

プラズマパワー : 30 D W 恭振温度 : 80℃

第1エッチング条件下でのエッチングは、シリコン基板 30の基板面のダメージが大きいものの、基板面に対し てゲート電極の側面をほぼ乗直に加工することができ る。第2エッチング条件下でのエッチングは、第1エッ チング条件とは逆に、シリコン基板30の基板面のダメ ージは小さいものの、基板面に対するゲート電極の側面 の乗車性が劣る。

【0025】 続いて、図2(e)に示すように、基板面に生じたダメージ層を酸化するために、次の条件でRT の処理を行い、ゲート電極を構成するポリシリコン膜3 5及びチタンシリサイド 膜38の後層膜の側壁に及び基板面に酸化膜44を形成する。

RTO処理条件

熱処理雰囲気:酸素雰囲気、

熱処理温度 :950℃以上1050℃以下、例えば1

0000

熱処理時間 :30秒以上 90秒以下、例えば60秒

基板酸化联厚: 4 n m以上 8 n m以下

【0026】次に、イオン注入を行って、図2(f)に示すように、ゲート電極脇のシリコン基板30に不純物拡散領域44を形成する。 続いて、低圧CV D法により基板全面に限厚100nmのSiN膜を成映し、続いて、異方性ドライエッチングによりSiN膜をエッチバックして、図2(f)に示すように、ゲート電極側壁に SiN膜からなるLDDサイドウォール46を形成する。

【0027】本実施形態例の方法では、RTO処理により、図2(e)に示すように、シリコン過剰チタンシリサイド膜38中の余剰シリコンがゲート電極の側面の表面で酸化されてSiO2 膜となるので、チタンシリサイド膜38中のTiが酸化されることはない。よって、膜剥がれ、層抵抗の上昇等が生じることがなく、かつチタンシリサイド膜38の側面の平坦性が向上し、層抵抗が安定する。

【0028】実施形態例2

本実施形態例は、第2の発明に係る半導体装置の製造方 法の実施形態の一例である。 非晶質のシリコン過剰チタンシリサイド棋38を成棋する実施形態例に代えて、本 実施形態例では、基板温度を4 00℃にすることを除い て、同じ条件でスパッタ法により、結晶化されたシリコ ン過剰チタンシリサイド膜を成膜する。次いで、実施形 **造例1と同様にしてSiN朠4 口を成膜し、結晶化のた** めの熱処理を施すことなく、S i N膜 4 Dをパターニン グしてマスク42を形成し、以 下実施形態例1と同様に してゲート電極を形成する。本実施形態例の方法でも、 実施形態例1と同様に、RTO処理により、シリコン過 **刺チタンシリサイド映中の余剰 シリコンがゲート電極の** 側面の表面で酸化されてSiO2 膜 となるので、チタン シリサイド膜中のTiが酸化されることはない。よっ て、映劇がれ、層抵抗の上昇等が生じることがなく、か つチタンシリサイド膜の側面の 平坦性が向上 し、 層抵抗 が安定する。

[0029]

•

[発明の効果] 第1及び第2の発明方法によれば、ポリ シリコン関上にスパッタ法によりTiとSiとの組成比 率がTi:Si=1:2. 3以上Ti:Si=1:2. 5以下の非晶質チタンシリサイド膜を成膜し、次いで熱処理を施して結晶化し、又は同じ組成比率で直接結晶化されたチタンシリサイド膜を成膜し、次いでゲート電極 の形状に加工するパター 二ングし、更にゲート電極を形成した基板に急速熱酸化 (RTO) 処理を施して、基板 面及びゲート電極を形成する秩層膜の側面にSiO2 薄 膜を生成する。これにより、 シリコン過剰チタンシリサ イド膜中の余割シリコンがゲート電極の側表面で酸化さ れてSiO2 膜となるので、チタンシリサイド膜中のT i が酸化されない。よっ て、 映剝がれ、層抵抗の上昇等 が生じることがなく、か つチタンシリサイド膜の側面の 平坦性が向上し、 層抵抗 が安定したポリサイド電極を形 成することができる.

[図面の簡単な説明]

[図 1] 図 1 (a) から (c) は、それぞれ、実施形態 側の半迄体装置の製造方法に従ってゲート電極を形成し た際の各工程毎の基板断面図である。

【図2】図2 (d) から (1) は、それぞれ、図1 (c) に続いて、実施形態側の半導体装置の製造方法に 従ってゲート電極を形成 した際の各工程毎の基板断面図 である.

[図3] チタンシリサイ ド膜のスパッタ装置の構成を示 す断面図である。

【図4】図4 (a) から (c) は、それぞれ、従来の方 法に従ってポリサイド電極を形成する際の工程毎の基板 断面図である。

【図5】図5は、図4 (c) に続いて、従来の方法に従ってポリサイド電極を形成する際の工程毎の基板断面図 であ る.

[図 6] パターニング工程の後でRTO処理を施す際の

説明図である。

[図7] パターニング工程の後でRTO処理を施した際 に生じる問題を説明する説明図である。

【図8】試料の元業組成のデブスプロファイルである。 [符号の説明]


- 10 シリコン基板
- 12 素子分離清
- 1 4 ゲート酸化膜
- ポリシリコン膜 16
- TiSi2联 18 20 SIN联
- エッチングマスク 22
- 24 酸化联
- 30 シリコン基板
- **索子分離溝** 32
- ゲート酸化膜 34
- ポリシリコン睽 36
- シリコン過剰チタンシリサイド膜 38
- 40 SiN陕
- 42 マスク
- 酸化膜 44
- LDDサイドウォール 46
- スパッタ装置 50
- 52 **基板ホルダ**
- パッキングプレート 5 4
- スパッタチャンパ 56
- 58 防恙シールド
- 60 絕緣体
- マグネット 62
- マスフローコントローラ 64
- **66 ガス供給管**
- 68 排気口
- スパッタ電源 70


[図 5]


[図6]


24 時化級


[図7]











This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.